Мова :
SWEWE Член :Ввійти |Реєстрація
Пошук
Енциклопедія співтовариство |Енциклопедія відповіді |Відправити запитання |Словник знань |Завантажити знання
Попередній 1 Наступний Вибір сторінок

Знижена напруга блокування

Знижена напруга блокування (під напругою блокування), який часто називають UVLO.

Знижений локауту, коли вхідна напруга падає нижче певного значення, чіп живлення не працює, перебуває під захистом.

У мікросхемі управління живленням постійного струму, стабільність напруги особливо важливо, так потребував інтегрованої блокування зниженого напруги ланцюга мікросхеми для підвищення надійності харчування та безпеки. Для інших інтегральних схем, для підвищення надійності і стабільності ланцюга, знижена напруга блокування ланцюга не менш важливо. [1]Традиційний зниженої напруги ланцюга блокування вимагаючи простий, практичний, але ігнорує енергоспоживання ланцюга блокування зниженої напруги, що робить систему в нормальному режимі роботи, є ще велика статичний витрата енергії, тим самим знижуючи ефективність влади і функціональність невірний Споживання збільшує систему охолодження чіпа тягар, впливають на стабільність системи.

Знижена напруга ланцюга блокування на основі традиційної паперової представляє низька напруга, низький спокою харчування CMOS процес під зниженої напруги ланцюга блокування по HSPICE моделювання. Ця схема може працювати при діапазоні напруги живлення 1,5 В ~ 6В, поріг регулюється, перевернути швидко. При подачі напруги живлення, щоб працювати належним чином, статичний витрата енергії цієї схеми може бути менше 2μW. Ця схема проста, легко реалізувати за допомогою стандартних процесів CMOS, може бути використана для портативних чіп управління живленням з батарейним харчуванням або пристрою для зниження напруги схемою захисту.

Зниженої напруги роботи блокування ланцюга

Основний принцип мінімальної напруги блокування ланцюга показано на малюнку 1. Ланцюг включає в себе схему дискретизації напруги, компаратор, вихідний буфер і зворотного зв'язку. Vcc є напруга джерела живлення для виявлення, резистори R2, R3, R4 дільник напруги, що складається зі схеми вибірки Vcc, Vcc, щоб досягти вибірки; NMOS вимикачі MNL резистор R1 і компаратор для порівняння дискретизованого напруги VTH і MNL і порівняно виводить результат порівняння; зворотний INV1 і INV2 буфера складу схеми, вихідний сигнал компаратора для формування буфер сигналу і підвищити вантажопідйомність ланцюга; PMOS MP1 перемикання являє собою позитивний зворотний зв'язок, гістерезис схема може бути реалізована для запобігання Ланцюг поруч Vcc порогових коливань збільшити стабільність системи. Скоригований R2, R3, R4 розмір може бути досягнуто в різних Vcc порога захисту від зниженої напруги та кількості гистерезиса.


Попередній 1 Наступний Вибір сторінок
Користувач Огляд
Немає коментарів
Я хочу коментувати [Відвідувач (52.55.*.*) | Ввійти ]

Мова :
| Перевірте код :


Пошук

版权申明 | 隐私权政策 | Авторське право @2018 Всесвітній енциклопедичні знання